回答列表
對於矽基晶片來說，1nm可能會是這條路線的終點，但是對於人類晶片來說，1nm絕對不會是終點的。
首先、矽基晶片未來會面臨很大的發展限制。
一直以來晶片的材料都是以矽材料為主，但是隨著晶片工藝的不斷提升，傳統矽基晶片正在逐漸逼近極限，它的極限在哪裡呢？那就是1nm
而1納米之所以是矽基晶片的極限，這裡面主要基於兩點考慮：
第一、矽原子的大小。
晶片的製造工藝就是將電晶體注入到矽基材料當中，電晶體越多性能越強，想要提升晶片的工藝，那就要提高單位晶片面積的電晶體數量。
但是隨著晶片工藝的不斷提升，單位矽基晶片能夠承載的電晶體已經越來越飽和，畢竟矽原子的大小只有0.12nm，按照矽原子的這個大小來推算，一旦人類的晶片工藝達到一納米，基本上就放不下更多的電晶體了，所以傳統的矽脂晶片基本上已經達到極限了，如果到了1nm之後還強制加入更多的電晶體，到時晶片的性能就會出現各種問題。
第二、隧穿效應。
所謂隧穿效應，簡單來說就是微觀粒子可以穿越障礙物的一種現象。
具體到晶片上面，當晶片的工藝足夠小的時候，原本在電路中正常流動構成電流的電子就不會老老實實按照路線流動，而是會穿過半導體閘門，最終形成漏電等各種問題。
這種現象並不是矽基晶片達到1納米的時候才出現，實際上在之前晶片達到20納米的時候就曾經出現過這種漏電現象，只不過後來包括台積電等一些晶片製造廠家通過工藝上的改進之後才改善了這種問題。
到了7納米到5納米之間的時候，這種現象再次出現，只不過asml發明了euv光刻機，這大幅提升了光刻能力，所以才能夠讓台積電、三星等各種廠家順利生產出7納米、5納米、3納米甚至未來可能出現的兩納米晶片。
但未來隨著晶片工藝越來越小，當傳統的矽基晶片達到一納米的時候，各種問題會逐漸暴露出來，到時候即便一些晶片廠家能夠突破1納米大關，但整體的晶片性能估計不會那麼好，至少不會太穩定，甚至有可能出現各種問題。
也正因為如此，所以很多人都認為1納米是傳統矽基晶片的極限。
但對人類來說，1納米絕對不是最終的極限。
所謂極限，其實是基於人類現有的技術水平和認知水平而做出的定義，但未來隨著人類技術水平，認知水平的不斷提升，晶片的極限也會不斷取得突破。
就像當初電腦剛出來的時候，一個電腦就像一個房子那麼大，當時沒有人想到今天的電腦會縮小到筆記本那么小。
再比如晶片，當初在晶片達到20納米左右的時候，很多人也以為晶片已經達到極限了，尤其是在出現漏電現象的時候，很多人都以為人類不可能攻克這些難題了。
但是這些年在人類技術不斷進步，在晶片製造工藝不斷提升，在光刻機水平不斷提升的情況下，人類卻不斷突破這種極限，從14納米到7納米，再到5納米再到3納米，事實證明人類是可以不斷向前推進的。
所以我覺得1nm肯定不是人類晶片的極限，未來即便達到物理極限了，但是人類仍然可以通過其他方式提高晶片的性能。
所謂極限，我認為有物理上的極限，以及功能上的極限。
從物理極限上來說，矽基晶片確實會面臨最終的終點，一旦晶片達到1納米，就算能夠突破1納米，但達到0.12納米的時候，你絕對不可能把矽原子一分為二吧，所以總會有達到物理極限的一天。
但是從功能上來說，人類將來也可以通過工藝上的改進，材料上的改進，來不斷提升晶片的性能。
目前提高晶片性能，解決物理極限問題的出路主要有幾種路線：
1、以碳基晶片取代矽基晶片。
從目前的科學研究來看，碳基晶片比矽基晶片性能更好，同等面積下的碳基晶片，性能要比矽基晶片高一倍以上甚至幾倍以上。
比如有些人就說28納米的碳基晶片性能就相當於3納米的矽基晶片，如果未來這種技術能夠實現，這意味著一納米的碳基晶片性能就相當於0.1納米左右的矽基晶片性能。
2、發展化合物半導體材料。
最近幾年化合物半導體發展越來越猛，相比於矽基晶片而言，化合物半導體性能更加優越，這種化合物半導體由多種材料構成，比如氮化鎵、砷化鎵等等，這些化合物半導體在速度、延遲、光檢測和發射方面都要比矽基晶片有更優越的表現，個別化合物半導體的速度甚至比矽快100倍。
按照這個速度來推算，如果這些化合物半導體最終的工藝能夠推到2納米，那就相當於0.02納米矽基晶片的性能。
3、採用晶片堆疊技術。
最近幾年時間，很多企業都在積極發展晶片堆疊技術，簡單來說就是把幾個晶片堆疊在一起從而提升整個晶片的性能。
比如2納米的晶片通過多次堆疊之後，它的性能就會大幅提升。
4、晶片主板化。
晶片主板化簡單來說，就是在一個晶片上面設置不同規格的晶片，不同晶片用來處理不同的功能，就像主板一樣。
比如用於核心計算的晶片可以是3納米的，但用於處理一些功能比較弱的選項可以用7納米的或者14納米的等等。
5、發展量子晶片。
量子技術現在已經越來越成熟，目前包括中國和美國在內，已經成功實現了量子通信、量子計算等一些技術突破，而且量子晶片也在積極推進當中。
如果未來量子晶片能夠量產了，人類的晶片將會進入一個新的時代，到時矽基晶片很有可能會被淘汰掉。
量子晶片是利用量子糾纏來進行計算和存儲，它的性能將大幅提升，而且提升的效率不是幾倍，而是幾百倍甚至上萬倍。
所以從晶片的發展前景來說，1nm不是人類晶片的極限，至少從功能上來看，人類的晶片性能會不斷提升，至於極限在哪裡，我們無法預知，因為人類的技術一直在不斷進步。
首先、矽基晶片未來會面臨很大的發展限制。
一直以來晶片的材料都是以矽材料為主，但是隨著晶片工藝的不斷提升，傳統矽基晶片正在逐漸逼近極限，它的極限在哪裡呢？那就是1nm
而1納米之所以是矽基晶片的極限，這裡面主要基於兩點考慮：
第一、矽原子的大小。
晶片的製造工藝就是將電晶體注入到矽基材料當中，電晶體越多性能越強，想要提升晶片的工藝，那就要提高單位晶片面積的電晶體數量。
但是隨著晶片工藝的不斷提升，單位矽基晶片能夠承載的電晶體已經越來越飽和，畢竟矽原子的大小只有0.12nm，按照矽原子的這個大小來推算，一旦人類的晶片工藝達到一納米，基本上就放不下更多的電晶體了，所以傳統的矽脂晶片基本上已經達到極限了，如果到了1nm之後還強制加入更多的電晶體，到時晶片的性能就會出現各種問題。
第二、隧穿效應。
所謂隧穿效應，簡單來說就是微觀粒子可以穿越障礙物的一種現象。
具體到晶片上面，當晶片的工藝足夠小的時候，原本在電路中正常流動構成電流的電子就不會老老實實按照路線流動，而是會穿過半導體閘門，最終形成漏電等各種問題。
這種現象並不是矽基晶片達到1納米的時候才出現，實際上在之前晶片達到20納米的時候就曾經出現過這種漏電現象，只不過後來包括台積電等一些晶片製造廠家通過工藝上的改進之後才改善了這種問題。
到了7納米到5納米之間的時候，這種現象再次出現，只不過asml發明了euv光刻機，這大幅提升了光刻能力，所以才能夠讓台積電、三星等各種廠家順利生產出7納米、5納米、3納米甚至未來可能出現的兩納米晶片。
但未來隨著晶片工藝越來越小，當傳統的矽基晶片達到一納米的時候，各種問題會逐漸暴露出來，到時候即便一些晶片廠家能夠突破1納米大關，但整體的晶片性能估計不會那麼好，至少不會太穩定，甚至有可能出現各種問題。
也正因為如此，所以很多人都認為1納米是傳統矽基晶片的極限。
但對人類來說，1納米絕對不是最終的極限。
所謂極限，其實是基於人類現有的技術水平和認知水平而做出的定義，但未來隨著人類技術水平，認知水平的不斷提升，晶片的極限也會不斷取得突破。
就像當初電腦剛出來的時候，一個電腦就像一個房子那麼大，當時沒有人想到今天的電腦會縮小到筆記本那么小。
再比如晶片，當初在晶片達到20納米左右的時候，很多人也以為晶片已經達到極限了，尤其是在出現漏電現象的時候，很多人都以為人類不可能攻克這些難題了。
但是這些年在人類技術不斷進步，在晶片製造工藝不斷提升，在光刻機水平不斷提升的情況下，人類卻不斷突破這種極限，從14納米到7納米，再到5納米再到3納米，事實證明人類是可以不斷向前推進的。
所以我覺得1nm肯定不是人類晶片的極限，未來即便達到物理極限了，但是人類仍然可以通過其他方式提高晶片的性能。
所謂極限，我認為有物理上的極限，以及功能上的極限。
從物理極限上來說，矽基晶片確實會面臨最終的終點，一旦晶片達到1納米，就算能夠突破1納米，但達到0.12納米的時候，你絕對不可能把矽原子一分為二吧，所以總會有達到物理極限的一天。
但是從功能上來說，人類將來也可以通過工藝上的改進，材料上的改進，來不斷提升晶片的性能。
目前提高晶片性能，解決物理極限問題的出路主要有幾種路線：
1、以碳基晶片取代矽基晶片。
從目前的科學研究來看，碳基晶片比矽基晶片性能更好，同等面積下的碳基晶片，性能要比矽基晶片高一倍以上甚至幾倍以上。
比如有些人就說28納米的碳基晶片性能就相當於3納米的矽基晶片，如果未來這種技術能夠實現，這意味著一納米的碳基晶片性能就相當於0.1納米左右的矽基晶片性能。
2、發展化合物半導體材料。
最近幾年化合物半導體發展越來越猛，相比於矽基晶片而言，化合物半導體性能更加優越，這種化合物半導體由多種材料構成，比如氮化鎵、砷化鎵等等，這些化合物半導體在速度、延遲、光檢測和發射方面都要比矽基晶片有更優越的表現，個別化合物半導體的速度甚至比矽快100倍。
按照這個速度來推算，如果這些化合物半導體最終的工藝能夠推到2納米，那就相當於0.02納米矽基晶片的性能。
3、採用晶片堆疊技術。
最近幾年時間，很多企業都在積極發展晶片堆疊技術，簡單來說就是把幾個晶片堆疊在一起從而提升整個晶片的性能。
比如2納米的晶片通過多次堆疊之後，它的性能就會大幅提升。
4、晶片主板化。
晶片主板化簡單來說，就是在一個晶片上面設置不同規格的晶片，不同晶片用來處理不同的功能，就像主板一樣。
比如用於核心計算的晶片可以是3納米的，但用於處理一些功能比較弱的選項可以用7納米的或者14納米的等等。
5、發展量子晶片。
量子技術現在已經越來越成熟，目前包括中國和美國在內，已經成功實現了量子通信、量子計算等一些技術突破，而且量子晶片也在積極推進當中。
如果未來量子晶片能夠量產了，人類的晶片將會進入一個新的時代，到時矽基晶片很有可能會被淘汰掉。
量子晶片是利用量子糾纏來進行計算和存儲，它的性能將大幅提升，而且提升的效率不是幾倍，而是幾百倍甚至上萬倍。
所以從晶片的發展前景來說，1nm不是人類晶片的極限，至少從功能上來看，人類的晶片性能會不斷提升，至於極限在哪裡，我們無法預知，因為人類的技術一直在不斷進步。
1納米的長度大約相當於9個矽原子排列，矽原子表面還有電子包裹，按照這個情況，1納米的工藝應該已經是矽的極限了，再小下去就無法實現半導體的功能，再發展下去就需要另外尋找更合適的半導體材料。
當然不是。
先來給大家科普一下「1nm是晶片終點」這個言論是怎麼來的。
大家應該都知道，一枚晶片內部其實就是由數十億甚至數百億顆「電晶體」構成的，而電晶體通俗來講就是一個又一個的電路開關（處理器之所以能夠處理信息其實就是由這些開關開實現的，機器碼中採用二進制的010101對應的就是這些開關的打開和關閉）。咱們所聽到的諸如5nm，7nm工藝，本質就是指這些電晶體中柵極的寬度（5nm工藝的電晶體柵級寬度就是5nm，7nm工藝就是7nm以此類推）。
那麼柵極的寬度越小，單位面積內所能容納下的電晶體數量也就越多，而電晶體數量是衡量處理器性能的一個核心指標，理論上來講電晶體越多，處理器的綜合性能也就越強，這一點應該很好理解，畢竟人多力量大嗎，晶片也是一個道理。
舉個例子，採用5nm工藝的麒麟9000的電晶體數量就達到了153億顆，而麒麟990隻有103億顆，所以麒麟9000的性能就要比麒麟990強很多，這就是電晶體數量提升所帶來的結果。
另外，柵級的寬度越小，柵級之間的電容也就越低，電容降低也就意味著晶片的功耗會降低。那麼也就意味著晶片設計公司可以在功耗不變的情況下提高處理器的時鐘頻率（也就是主頻）而主頻的提升可以大幅度提高處理器的單核性能。
所以處理器工藝的提升本質上就是一個提高電晶體排列密度以及降低功耗的過程。
在聊清楚了晶片工藝提升的本質，我們就來說一說「1nm工藝是晶片終點」這個說法的由來。
根據前文所說的知識我們可以知道，1nm的工藝，意味著電晶體中柵級的寬度只有1nm，而目前所有半導體晶片基本都是採用矽作為基礎材料，而矽最基礎的組成部分也就是矽原子的直徑為0.24納米。也就是說，在1nm的工藝下，電晶體中柵極的寬度只有四個半矽原子那麼大，非常非常薄。在這種情況下，矽元素組成的柵極的電阻會無限趨近於0，那麼既然都沒有電阻了，還怎麼起到阻攔電子的作用呢？所以就很容易出現電涌以及電子擊穿的問題（其實7nm工藝就已經很明顯了）從而影響晶片的實際應用。
所以，對於矽基單柵極晶片來說，別說1nm工藝了，2nm都是一個坎，3nm很有可能就是矽基晶片的終點了。這就是1nm工藝是晶片終點這個言論的由來。
但是大家要注意，這是結論針對的是矽基晶片。但是能夠做晶片的半導體材料並不只有矽這一種，矽不行了，我們還可以換新的半導體材料。譬如最新的就有二硫化鉬電晶體就是一個很好的選擇，因為二硫化鉬電晶體對於電子的控制能力要強於矽，就算是在1nm的工藝下也能夠起到阻斷電子的目的，很適合拿來做矽的替代品。其他的其實還有很多，譬如碳基晶片，目前同樣也很火熱，同樣也是矽的一種良好的替代品。
其次我們還可以在柵極數量這個方面做文章，如下圖所示，我們還可以往其他方向面疊加柵極，因為處理器性能本質上就是看柵極的多少，這個技術在業界被稱作gate-all-around fets立體柵極技術，三星和台積電已經都在用了。
最後還有一個最簡單的辦法那就是增加晶片的面積以及採用層疊的方式，這樣也能夠大大的增加電晶體的數量，從而提升晶片的性能，麒麟9000的板載面積就比麒麟990大不少，實在不行還可以外掛，大不了以後cpu，gpu以及基帶全都獨立出來，這樣就能減少功耗，蘋果a系列處理器不就是這麼乾的麼。
總之，1nm並不是晶片的終點，大家大可以放心了。
先來給大家科普一下「1nm是晶片終點」這個言論是怎麼來的。
大家應該都知道，一枚晶片內部其實就是由數十億甚至數百億顆「電晶體」構成的，而電晶體通俗來講就是一個又一個的電路開關（處理器之所以能夠處理信息其實就是由這些開關開實現的，機器碼中採用二進制的010101對應的就是這些開關的打開和關閉）。咱們所聽到的諸如5nm，7nm工藝，本質就是指這些電晶體中柵極的寬度（5nm工藝的電晶體柵級寬度就是5nm，7nm工藝就是7nm以此類推）。
那麼柵極的寬度越小，單位面積內所能容納下的電晶體數量也就越多，而電晶體數量是衡量處理器性能的一個核心指標，理論上來講電晶體越多，處理器的綜合性能也就越強，這一點應該很好理解，畢竟人多力量大嗎，晶片也是一個道理。
舉個例子，採用5nm工藝的麒麟9000的電晶體數量就達到了153億顆，而麒麟990隻有103億顆，所以麒麟9000的性能就要比麒麟990強很多，這就是電晶體數量提升所帶來的結果。
另外，柵級的寬度越小，柵級之間的電容也就越低，電容降低也就意味著晶片的功耗會降低。那麼也就意味著晶片設計公司可以在功耗不變的情況下提高處理器的時鐘頻率（也就是主頻）而主頻的提升可以大幅度提高處理器的單核性能。
所以處理器工藝的提升本質上就是一個提高電晶體排列密度以及降低功耗的過程。
在聊清楚了晶片工藝提升的本質，我們就來說一說「1nm工藝是晶片終點」這個說法的由來。
根據前文所說的知識我們可以知道，1nm的工藝，意味著電晶體中柵級的寬度只有1nm，而目前所有半導體晶片基本都是採用矽作為基礎材料，而矽最基礎的組成部分也就是矽原子的直徑為0.24納米。也就是說，在1nm的工藝下，電晶體中柵極的寬度只有四個半矽原子那麼大，非常非常薄。在這種情況下，矽元素組成的柵極的電阻會無限趨近於0，那麼既然都沒有電阻了，還怎麼起到阻攔電子的作用呢？所以就很容易出現電涌以及電子擊穿的問題（其實7nm工藝就已經很明顯了）從而影響晶片的實際應用。
所以，對於矽基單柵極晶片來說，別說1nm工藝了，2nm都是一個坎，3nm很有可能就是矽基晶片的終點了。這就是1nm工藝是晶片終點這個言論的由來。
但是大家要注意，這是結論針對的是矽基晶片。但是能夠做晶片的半導體材料並不只有矽這一種，矽不行了，我們還可以換新的半導體材料。譬如最新的就有二硫化鉬電晶體就是一個很好的選擇，因為二硫化鉬電晶體對於電子的控制能力要強於矽，就算是在1nm的工藝下也能夠起到阻斷電子的目的，很適合拿來做矽的替代品。其他的其實還有很多，譬如碳基晶片，目前同樣也很火熱，同樣也是矽的一種良好的替代品。
其次我們還可以在柵極數量這個方面做文章，如下圖所示，我們還可以往其他方向面疊加柵極，因為處理器性能本質上就是看柵極的多少，這個技術在業界被稱作gate-all-around fets立體柵極技術，三星和台積電已經都在用了。
最後還有一個最簡單的辦法那就是增加晶片的面積以及採用層疊的方式，這樣也能夠大大的增加電晶體的數量，從而提升晶片的性能，麒麟9000的板載面積就比麒麟990大不少，實在不行還可以外掛，大不了以後cpu，gpu以及基帶全都獨立出來，這樣就能減少功耗，蘋果a系列處理器不就是這麼乾的麼。
總之，1nm並不是晶片的終點，大家大可以放心了。